HP ontwikkelt nieuwe 64-way Superdome Itanium-server

HP werkt aan een nieuwe generatie Superdome-servers met ondersteuning voor de dual-core Itanium Montecito en diens 65nm-opvolger Montvale. De basis voor de high-end servers wordt de Arches-chipset, die maximaal 64 sockets ondersteunt maar ook gebruikt kan worden voor machines met 8 of 16 processors. Voor 1 tot 4 processors zal er echter een andere chipset worden ingezet met de codenaam Titan. Beide zullen in ieder geval geschikt zijn voor de aankondigde 667MHz FSB, maar hoogstwaarschijnlijk ook voor de 800MHz FSB die later op de vertrouwelijke roadmaps staat aangegeven. De Itanium gebruikt een 128 bit brede quad pumped bus die op gelijke kloksnelheid twee keer zoveel bandbreedte levert als de bus van een Pentium 4, in dit geval dus 10,6GB/s en later 12,8GB/s. Op dit moment gebruikt Itanium een 400MHz (6,4GB/s) bus.

Bovendien heeft Intel net als voor de nieuwe generatie Xeon MP besloten om het maximum aantal sockets per bus terug te brengen van vier naar twee. Concurrent SGI is echter zelfs van plan om ieder socket zijn eigen FSB te geven, om zo de bandbreedte per core te maximaliseren. Welke architectuur HP zal gebruiken voor de nieuwe Superdome is op dit moment helaas nog onduidelijk. Het bedrijf verwacht de Itanium-servers begin 2006 te kunnen introduceren, een aantal maanden na de officiële introductie van de Montecito door Intel. Bestaande klanten zullen kunnen upgraden zonder de twee koelkasten grote behuizing te vervangen.

HP is met afstand de grootste leverancier van Itanium-servers. In 2004 werd voor 1,5 miljard dollar aan IA-64-hardware verkocht, waarvan maar liefst driekwart afkomstig was van HP. Naast SGI zullen echter ook Fujitsu en Hitachi gaan concurreren met de nieuwe Superdome. IBM ondersteunt in het allerduurste segment geen Itaniums meer, omdat het dan te veel zou concurreren met zijn eigen Power5. Ook Intel zelf ontwikkelt geen nieuwe chipset voor de Montecito, waardoor bedrijven zoals Dell aangewezen blijven op de oude infrastructuur.

Reacties (14)

[Verwijderd]

Eerlijk gezegd zie ik niet wat er zo speciaal is aan een totaal geleverde bandbreedte van 12,8GBs-1 door 2 processoren (dualcore Montecito). Als je 2 twee P4 3,2 Ghz (800 Mhz FSB) processen aanschaft voor een ruime 500 euro heb je hetzelfde aan bandbreedte ipv. de waarschijnlijk ca. 3750 euro in de toekomst kostende core. Kan iemand mij dat uitleggen???

[Wouter Tinus]

Het moeilijke is niet zozeer om een hoge bandbreedte per processor te krijgen, maar om die ook te houden als er niet 1 maar 4, 16, 64 of zelfs 256 processors in een systeem zitten. In zo'n zware server kunnen alle processors direct tegen elkaar praten met vele gigabytes per seconde, en is informatie slechts een aantal nanoseconden onderweg. Communicatie tussen losse systemen heeft in het beste geval een honderdste van de bandbreedte en een honderduizend keer zo hoge latency. Voor de performance van echte multithreaded applicaties is dat funest.

[FragFrog]

Om hier nog iets aan toe te voegen: in multiproc systemen moeten alle CPU's ook nog eens met elkaar praten om te bepalen waar ze nou precies zijn met berekenen etc. Bij echte SMP applicaties worden er nl niet verschillende processen gestart (met elk een eigen CPU) maar rekent elke CPU aan z'n eigen stukje van de berekening.

Zou je nu alle CPU's over 1 busje laten praten zitten ze met z'n 256'en op elkaar te wachten, wat uiteraard de performance niet ten goede komt. Overigens meen ik me te herinneren dat het bij oudere intel (P2/P3) SMP system wel gebruikelijk was dat 2 CPU's dezelfde bus deelden, itt AMD's (latere) dual Athlon/Duron MP(X) platform.

Of het daadwerkelijk nuttig is om ook voor 2 CPU's apparte bussen aan te leggen zoals SGI wil vraag ik me af - uiteindelijk zijn er ook nooit videokaarten en applicaties op de markt gekomen die AGP8x ten volste benutten, de trend naar meer busbandbreedte tov meer daadwerkelijke rekenkracht is IMHO een eenvoudig marketingtechnisch lapmiddel om een gebrek aan inovatie te verhullen.

[Wouter Tinus]

de trend naar meer busbandbreedte tov meer daadwerkelijke rekenkracht is IMHO een eenvoudig marketingtechnisch lapmiddel om een gebrek aan inovatie te verhullen.

Een 2,2GHz Montecito heeft een theoretische rekenkracht van ruim 35 GFLOPS, bijna drie keer zoveel als de huidige generatie. Als dat geen innovatie meer is dan weet ik het ook niet meer. De hogere bandbreedte is gewoon keihard nodig om die capaciteit gevuld te houden.

[neographikal]

Dat is afaik zelfs bij de Xeon op dit moment nog het geval, alleen AMD's Opteron heeft gewoon zijn eigen bus.

Correct me if I'm wrong

[Verwijderd]

Een P4 heeft zijn eigen FSB Een athlon 64/Opteron heeft zijn eigen geheugencontroller.

[Bas!]

@Pietje Puk
De architectuur van de P4 is een shared bus (vandaar dat xeon verhaal over bussen in het stukje) dus die deelt zijn bus met andere op dezelfde geheugencontroller.
De atlon 64/opteron kan zelfs zijn eigen geheugenbus delen met andere processors door de numa architectuur, dwz dat een processor dus meer geheugenbandbreedte dan zijn eigen geheugenbus kan halen in een multi-cpu setup

[Puppetmaster]

Ook Intel zelf ontwikkelt geen nieuwe chipset voor de Montecito, waardoor bedrijven zoals Dell aangewezen blijven op de oude infrastructuur.

tja daar zit je dan als dell met je goeie gedrag...

[boner]

waarom? Intel is absoluut niet de enige die de Itanium heeft ontwikkeld. Itaniumis een co-productie van HP en Intel geweest. Gestart voordat HP compaq, en dus de DEC proc, kocht. Het moest de opvolger zijn van de PA-architectuur procs die een beetje op hun endje liepen.

Dus al met al zou DELL rustig bij HP aan kunnen kloppen voor chipsets.

[Puppetmaster]

het was natuurlijk een beetje cynisch bedoeld, richting intel only-beleid van dell.
maar doordat dell zich zo afhankelijk maakt van intel en zelf niks ontwikkeld zitten ze met niks als intel ook een keer beslist geen nieuwe chipset te ontwikkelen en over te laten aan derden.

dell lijkt me trouwens niet een grote speler in deze high-high-end, duzzz....

[Verwijderd]

En HP levert graag aan Dell, als zij geen chipsets leveren, levert een ander ze wel of gaat Dell ze zelf ontwikkelen. De meeste winst pakt HP dus als ze gewoon zelf leveren. Bovendien weten ze dan exact hoeveel systemen Dell kan produceren en geeft prima inzicht in de keuken van de concurrent. Als dell zich al bezig gaat houden met deze toch wel ietwat specialistische bakken.

[Whieee]

* 786562 whieee
en dan een paar weken later: "Toch geen Power5 of Opteron in Dell servers"

[VisionMaster]

De Itanium gebruikt een 128 bit brede quad pumped bus die op gelijke kloksnelheid twee keer zoveel bandbreedte levert als de bus van een Pentium 4, in dit geval dus 10,6GB/s en later 12,8GB/s. Op dit moment gebruikt Itanium een 400MHz (6,4GB/s) bus.

Woei ... dan kunnen we eindelijk eens die 10Gbit NIC goed uittesten tot de wire-speed.
Bij de vorige testen (en record pogingen) zijn de data transfers gelimiteerd tot de snelheid tussen CPU, Geheugen en uiteindelijk PCI-X controller en bus.

Trouwens ... ik meen dat het 6.4Gb/s is en niet 6.4GB/s. Wijs mij terrecht en kom met een linkje.

[Wouter Tinus]

Trouwens ... ik meen dat het 6.4Gb/s is en niet 6.4GB/s. Wijs mij terrecht en kom met een linkje.

Kun je zelf ook heel makkelijk uitrekenen: 400.000.000 (400MHz) x 128 bit = 51.200.000.000 bits, oftwel 6.400.000.000 bytes, per seconde. Jouw bottleneck ligt waarschijnlijk bij PCI-X, je hebt PCI-X 2.0 (266/533) of PCI Express x4 nodig om 10Gbit ethernet maximaal te kunnen benutten. Processor- en geheugenbussen zijn in ieder geval al jaren ruim snel genoeg voor 10Gbit. Het zou trouwens ook gewoon de processor zelf kunnen zijn die je nu terughoudt, want TCP/IP wordt op dat soort snelheden behoorlijk zwaar.