AMD rondt ontwerpfase dual-coreprocessors af

AMD heeft bekendgemaakt de ontwerpfase voor dual-core AMD64-processors te hebben afgerond. De eerste dual-coreprocessors zullen midden volgend jaar uitkomen in het hogere x86-serversegment. Voor de tweede helft van het volgend jaar staan ook high-end dual-core-desktopprocessors gepland. Laatstgenoemden liggen volgens de nieuwe processor-roadmap in het verlengde van de Athlon 64 FX-serie (die ook al bestaat uit voor desktop geschiktgemaakte serverchips). AMD meldt dat het bedrijf al sinds de eerste openlijke discussies rond het AMD64-platform heeft toegezegd dat deze multi-corechips mogelijk zou maken. AMD's Dirk Meyer voegt daaraan toe dat AMD64-processors al van meet af aan werden ontworpen met multi-coreprocessors in het achterhoofd.

Bovenstaande 'die-plot' suggereert dat er in feite twee Opteron-cores zijn samengevoegd. Linksboven en -onder zijn de cores geplaatst en rechtsboven en -onder de twee afzonderlijke L2-caches. Rondom lopen de bedradingslijntjes voor de DDR geheugeninterface, die iedere core zijn eigen 128-bits interface lijken te kunnen bieden.

AMD's recente roadmap laat processors met de codenamen Egypt, Italy en Denmark midden volgend jaar zien als dual-core versies van de later dit jaar geplande 90nm SOI Opteron 8xx, 2xx en 1xx-reeks. Toledo is de codenaam van een 90nm SOI dual core Athlon 64 FX-variant voor high-end desktops. De mainstream desktops zullen tot 2006 moeten wachten op dual core chips.

Reacties (57)

[Verwijderd]

Betekent een dubbele core ook een dubbele performance? Of ligt dat niet zo makkelijk?

[smartsys]

Een voordeel is dat 2 CPU's toegang hebben tot elkaars cache en dat zorgt voor een heel kort datapad. CPU 1 kan iets uitrekenen, het resultaat in het cache dumpen, waarna CPU 2 er mee verder gaat. Bij een dual CPU systeem, moet het eerst terug naar het RAM geheugen, dus door de cache naar de memory controller van de eerste CPU, naar het RAM, vandaar naar de memory controller van de 2e CPU, naar het cache en vervolgens doet de CPU er iets mee. Het data pad kan voor bepaalde taken dus aanzienlijk korter en dus ook aanzienlijk sneller worden. Een nadeel kan echter ook zijn dat er nu 2 cores ipv. één op data staan wachten en dus de effectiviteit nog harder achteruit gaat.

[Parody]

Het is nog even afwachten hoe dit precies uitpakt. Met een beetje mazzel zijn de caches idd via een kort pad gekoppeld, zodat de L2 cache van core 1 een soort van L3 cache voor core 2 wordt en andersom.

Daarentegen: een extra zoektocht in een cache kost ook tijd, dus het kan ook goed zijn dat AMD ervoor gekozen heeft om de caches echt volledig onafhankelijk van elkaar te maken. Scheelt nl. een ook stuk complexiteit voor zo'n cache, waardoor de latency van de cache lager kan blijven. In dat geval moet je dus toch nog door de memorycontroler naar het RAM als je iets wat in de andere cache blijkt te zitten wilt hebben...

Maar goed, we zullen zien...

edit:

@RuL0R: de precieze communicatie tussen de cores en de memory-controlers is mij nog niet zo duidelijk. Er zijn natuurlijk twee mogelijkheden: elke core 1 controler, of 2 controlers die door beide cores gedeeld worden. Als elke core 1 controler heeft heb je absoluut gelijk, en zal de communicatie met het andere deel van het geheugen via de hypertransport tussen de twee cores moeten gaan. Dit is wel wat omslachtig en inefficient, maar wel dicht bij de huidige werking van dual-proc Opterons. Voor meer efficiency zou ik toch voor de andere optie gaan...

[Verwijderd]

Iets wat jullie allebei zeggen wat volgens mij niet klopt:

Iets uit CPU1 moet eerst door ram naar CPU2.

Bij de opteron kunnen de cpu's rechtstreeks met elkaar 'praten'.

Via het ram is onzin, want iedere cpu heeft z'n eigen ram, ze kunnen het wel delen maar dat is uiteraard trager als rechtstreeks van de ene cpu naar de andere.

[hardwareaddict]

Die communicatie is wel duidelijk omdat er de belofte is dat het pincompatible cpu's worden. Van directeur AMD zelf.

We moeten het zien als 1 fysieke cpu waarin dus maar 1 on die memory controller kan zitten.

Als die interface hetzelfde is, zal veel wat eronder ligt ook hetzelfde zijn.

Pas vanaf L2 cache nivo wordt het spannend.

Ik neem aan dat het instruction cache gedeelte in de L2, dat die shared wordt op 1 of andere manier, omdat de OS-es toch al prima in staat zijn om dat efficient te gebruiken (snappen we ook gelijk waarom puur multiprocessen sneller is als puur multithreaden op NUMA architecturen, want er is geen instructie overhead op chip nivo, de boeken van de heren docenten lopen hier werkelijk tientallen jaren achter). Of de L2 cache dan 13 cycles blijft is zeer de vraag.

[Verwijderd]

ik denk dat ook als caches intern gelegen zijn, zoals bij dual core opterons, ook cache coherent hypertransport gebruikt zal worden. qua snelheid lijkt me een interne cache-bus dus geen voordeel op te leveren. wel qua energieverbruik wat natuurlijk ook zeer welkom is voor een dual core 90 nm implementatie.

tevens denk ik dat er een (1) memorycontroller aanwezig zal zijn op de dual core chip. er treedt dus een xeon vergelijkbare bottleneck op naar het DDR geheugen.

vergelijk hiertoe een dual opteron mobo; elke opteron heeft zn eigen memorycontroller. de totale bandbreedte van een dual opteron mobo naar het werkgeheugen is dan ook dubbel zo groot als die van de hypothetische dual core amd 90 nm processor die volgens de roadmap in 2005 beschikbaar moet komen.

edit:


single memorycontroller bevestigd door AMD :

[quote]
"AMD's dual-core server processors will share a single memory controller, Weber said. This won't create a bottleneck because a server with two Opteron chips, and therefore two memory controllers, already has more than enough memory bandwidth required to run that system, he said."
[/quote]

http://www.infoworld.com/article/04/06/14/HNamddual_1.html

[Verwijderd]

tevens denk ik dat er een (1) memorycontroller aanwezig zal zijn op de dual core chip. er treedt dus een xeon vergelijkbare bottleneck op naar het DDR geheugen.

Op dit moment presteren de single channel (athlon64, S754) bijna net zo goed als de dual channel (64 FX, S939) wat er dus op wijst dat 1 geheugenkanaal per core waarschijnlijk genoeg is.

[hardwareaddict]

Het zal sterk liggen aan de hoeveelheid resources die de cpu's sharen of het snel dan wel trager wordt.

Hoe meer shared hoe trager.

Het sharen van de memory interface zal al behoorlijk vertragend werken.

Software die dan memory bandbreedte afhankelijk is moeten met 2 cpu's dan delen wat nu 1 cpu kan leveren.

Op het moment dat de L2 datacache geshared wordt (dus NIET cache coherency bedoel ik daarmee), dan gaan we allemaal natuurlijk hard huilen.

Dus als je middelt over alle software dan is factor 2 speedup schier onmogelijk.

Maar meerdere cpu's op 1 core is natuurlijk wel goedkoper als een vergelijkbaar systeem kopen.

Een dual opteron van een duizend of 4 euro wordt dan ineens een betaalbare quad opteron.

Dus voor software die niet memory afhankelijk is, zal het enorm gaan schelen.

[Verwijderd]

Rondom lopen de bedradingslijntjes voor de DDR geheugeninterface, die iedere core zijn eigen 128-bits interface lijken te kunnen bieden.

niet dus:

"AMD's dual-core server processors will share a single memory controller, Weber said. This won't create a bottleneck because a server with two Opteron chips, and therefore two memory controllers, already has more than enough memory bandwidth required to run that system, he said."

http://www.infoworld.com/article/04/06/14/HNamddual_1.html

dus voor 2 memorycontrollers zul je dual opteron bordjes moeten blijven kopen

[Verwijderd]

Dual core.. dat betekent toch hypertheading voor de AMD64 ?

If so .. !

[Verwijderd]

Ehh nee het zijn 2 cores HT is dat via " software" in de core de berekeningen geboost worden om zo sneller te lijken terwijl de processor dat niet is...
Correct me if i'm wrong...

@firepower: klopt ik heb het wel zo bedoeld, maar heb het nogal scheef neergezet...
Heb even het rare eruit gehaald.

[Verwijderd]

Het lijkt niet sneller, het IS sneller.

Normalerwijze kan een processor maar 1 instructie tegelijk uitvoeren. Via HT kan hij er soms 2 tegelijk uitvoeren, maar niet altijd.

De processor doet zich voor als zijnde 2 processoren. Elke "processor" voert een instructie uit. Deze 2 instructies komen natuurlijk in de echte processor terecht. Als het mogelijk is die beide instructies tegelijk uit te voeren, gaat het sneller natuurlijk; is dit niet mogelijk, dan voert de processor de beide instructies gewoon achter elkaar uit.

Dit zorgt ervoor dat de snelheidsboost van HT ongeveer rond de 10-15 procent ligt met standaard programma's, terwijl HT-aware programma's rond de 30% kunnen halen.

Een dual-core processor voert echt 2 instructies tegelijk uit. Daar is de snelheidsboost dus veel groter.

[Parody]

Eigenlijk werkt het nog subtieler. Een moderne processor (K6, K7, K8, P3, PIV, etc) kan wel degelijk meerdere instructies tegelijk uitvoeren. Het gaat dan om parallellisme dat uit de instructiestroom te toveren is, bijvoorbeeld door opeenvolgende instructies die niet direct van elkaar afhangen. Hiervoor is een processor uitgerust met meerdere execution-units, die elk een simpele instructie uit kunnen voeren. Deze moeten uit de instructiestroom beziggehouden worden.

Zo kun je bijvoorbeeld a=b+c en d=e+f best tegelijk uitvoeren op twee execution-units (beide instructies zijn onafhankelijk van elkaar), maar heb je bij a=b+c en d=a+e een probleempje, omdat het resultaat van de 2e afhangt van het resultaat van de 1e. In het tweede geval zal er dus een execution-unit even moeten slapen. Helaas is dit een vrij vaak voorkomend geval, waardoor het bijvoorbeeld niet erg zinnig is om meer dan 3 integer execution-units te hebben: er is statistisch gezien niet voldoende parallellisme om de ruimte die zo'n unit op de chip inneemt te rechtvaardigen.

Als je hyperthreading hebt kan het zijn dat er nog ander proces (thread) beschikbaar is dat wel gebruik kan maken van een nog beschikbare execution-unit. Om dit voor elkaar te krijgen heeft een P4 een dubbele set registers en nog wat andere bijbehorende zaakjes. Hierdoor worden de execution-units op een processor efficienter gebruikt.

edit:

@hokitoki: Hmm... M'n verhaaltje kan dus ook in één zin...

[PuzzleSolver]

Normalerwijze kan een processor maar 1 instructie tegelijk uitvoeren. Via HT kan hij er soms 2 tegelijk uitvoeren, maar niet altijd.

Sinds de pentium kan een processor al meer dan 1 instructie per clock uitvoeren. Helaas kan dit alleen als de volgende instructie niet afhankelijk is van de uitkomst van de vorige. Compilers houden hier al een hele tijd rekening mee.

Ik geloof dat de P4 al op gemiddeld 2.3 instructie per clockcycle zit. Hyperthreading houdt in dat er hardware op de processor zit die er voor zorgt dat de instructies van 2 of meerdere threads tegelijk afgehandled kunnen worden. Aangezien deze instructies in verschillende threads onafhankelijk van elkaar zijn kunnen altijd tegelijk uitgevoerd worden en wordt de core eficienter benut. Om er ook voor te zorgen dat er ook twee threads aankomen bij de processor wordt er een 2e processor aangeboden aan het systeem dit gaat m.b.v. wat software aanpassingen.

[hardwareaddict]

Ok ik heb wat nieuws voor firepower: er kunnen tot 3 instructies per cycle uitgevoerd worden.

Op de P4 werd er effectief altijd maar code voor 1 process tegelijk uitgevoerd in de execution units.

Dus juist software waarbij je 2 threads/processes had en de ene thread/proces moest wachten op de memory controller, daar kon dan het andere process verder met executen.

Kortom HT was eigenlijk een soort van: "je RAM overhead is je mogelijke speedup voor een 2e process".

Nu krijgen we het omgekeerde scenario natuurlijk.

CMP = 1- speedup(HT)

Haalde je 30% met HT? Dan nu dus 70% met CMP.

Elke processor moet naar ik vermoed nu gaan wachten op de andere op het moment dat deze een RAM access doet.

Met wat mazzel voor ons gaat READ wel in parallel en alleen write niet. In dit laatste geval is het dus geen 70% maar tussen de 1.7 en 2.0, laten we zeggen 1.85 speedup out of 2.

Dat zou natuurlijk geniaal zijn.

CMP gaat dus beter werken als de L2's groter worden. Die *worden* groter in de toekomst.

Ondergetekende rekent echt op 1.95 speedups out of 2, hardware matig gezien dus.

[hokitoki]

Hyperthreading is het efficienter gebruiken van je componenten binnen een enkele core waardoor deze dus echt sneller kan worden bij meerdere threads. Het is dus geen schijnvertoning.

Met 2 cores zou je dus eerder DP krijgen

[hardwareaddict]

CMP

[roelio]

Betekent meer dan Hyperthreading

[CARman]

Kortom, met een werkelijke dualcore krijg je geen HyperThreading, maar echte MultiThreading.

Mocht AMD dan inmiddels ook HyperThreading toe gaan passen, dan kan de CPU zich naar je OS dus voordoen als een 4-CPU platform.

Ik ben benieuwd of deze speeltjes in gaan houden, dat binnen redelijk afzienbare tijd de prijzen van zowel de Opteron als ook de Athlon-FX serie binnen het budget van de gewone thuisgebruiker gaan komen.

[hardwareaddict]

HT is volledig mislukt. Het sterft dan ook uit en wordt gelukkig vervangen door CMP.

Zowel bij intel als bij AMD.

[smartsys]

Het gaat de goede kant op met de CPU's.

AMD is als ik het me goed herinner Intel weer een stapje voor, maar we hebben eerder paper launches gezien en voorlopig is de Athlon 64 en Athlon FX ook niet verkrijgbaar in normale hoeveelheden en met normale levertijden.

Ik hoop alleen dat men de warmte ontwikkeling een beete binnen de perking weet te houden.
Het laatste jaar heeft AMD op dat punt een lichte voorsprong op Intel en die voorsprong is met de komst van de Opteron achtige cpu's alleen maar groter geworden. Ik vrees alleen dat een dual-core cpu ook dual power verbruikt en dus aanzienlijk heter wordt dan een single core cpu. Aangezien mijn grootste ergernis aan een pc het lawaai is en een echte stille pc ook echte leuke prijzen met zich mee brengt is meer hitte geen wenselijk iets.

Ik hoop dus dat AMD of naar een gunstige warmte ontwikkeling gaat kijken, of naar een zeer stil en efficient koel systeem alle Apple G5.

p.s. Waar begint het 1e kwartaal op de AMD roadmap met tellen? Is dat een financiëel kwartaal wat per 1 april begint of een kalender kwartaal wat 1 januari begint?

[Verwijderd]

AFAIK zijn de meeste modellen van de Athlon 64 reeks inmiddels goed leverbaar. Ze zaten begin mei ook al in de Best Buy Guide, en T.net vermijdt juist altijd proc's die alleen nog maar op papier verkrijgbaar zijn.

[smartsys]

Hoe kan het dan zijn, dat veel leveranciers problemen hebben met het leveren van de Athlon 64 3000+, 3200+, 3400+ en de hele FX reeks.
Deze zelfde leveranciers kunnen wel onbeperkt Athlon XP's leveren, daar is niets mis mee.

[Countess]

ik heb er anders al 3 besteld op internet voor andere mensen, nooit problemen mee gehad, altijd binnen 2 dagen in huis.

[Verwijderd]

Ik kan er binnen twee dagen 300 krijgen, die dingen zijn gewoon volop te leveren hoor, ik denk dat het gewoon aan je leverancier ligt die 't nogniet snapt.

Zelf heb ik hier drie athlon64 computers staan en alle drie heb ik ze direct bij een winkel af kunnen halen.

[PCSoldaat]

Als ik die roadmap zo zie krijgen we de tweede helft van dit jaar (over 2 weken!!) , m.u.v. de Paris, alleen nog maar 90nm cores.
Zijn ze al zo ver dan?

[elinsen]

AMD's recente roadmap laat processors met de codenamen Egypt, Italy en Denmark midden volgend jaar zien als dual-core versies van de later dit jaar geplande 90nm SOI Opteron 8xx, 2xx en 1xx-reeks

Tegen de tijd dat dit mainstream is heeft men toch alweer een vele snellere variant klaarliggen. Dan gaat deze met enige aanpassing weer als budget 'duron' like door het leven. Gezien de landsnamen zou de 'budget' versie die het ooit zal worden als codenaam nogal eens snel 'Holland' kunnen krijgen.

[airliner]

volgens mij zijn roadmaps meer om een indicatie te geven in welke periode de ontwikkeling/productie start, dit betekent dus nog niet dat ze dan al meteen in de winkel liggen

[Verwijderd]

Het duurt niet meer zo heel lang voordat die 90 nm core in de winkel liggen hoor, ze zijn al een aardige tijd geleden met de productie. Ik geloof dat ze ergens volgende maand in de winkel liggen.

[LeFtHaNd]

2nd Half.....dat kan dus ook 31 dec zijn

[Verwijderd]

Da's toch leuk. Maar weer een paar aandelen AMD kopen. Volgens mij verliest Intel behoorlijk terrein op de servermarkt en dat gaat zo te zien ook nog niet veranderen.

[Beaves]

Volgens mij verliest Intel behoorlijk terrein op de servermarkt en dat gaat zo te zien ook nog niet veranderen.

Het is vooralsnog nog steeds Intel die in de servermarkt de meeste CPU's verkocht, ze hebben afgelopen periode een enorme hoeveelheid Xeon's verkocht en AMD heeft in die periode een aandeel van rond de 3% gehaald, nou niet meteen cijfers waardoor Intel zich enorme zorgen moet gaan maken. Zeker niet omdat Intel zeer binnenkort ook met een x86-64 CPU uit komt, zowel in de servermarkt als voor de consumentenmarkt.

AMD heeft zeker een goede zaak gedaan door in een relatief korte tijd een dergelijk aandeel te behalen, maar dat Intel zich grote zorgen moet gaan maken is lichtelijk overdreven, zeker omdat ze binnenkort ook een x86-64 bit CPU uit brengen en ook met een dual core CPU komen, gebasseerd op de Pentium-M.

[M@rijn]

Het probleem zit voornamelijk in bedrijven die systemen verkopen zoals supermicro, deze verkopen enkel Intel, zouden ze ook AMD er naast verkopen dan gaat ook AMD op de servermarkt als een trein. Mensen kiezen voor Supermicro of andere bekende merken omdat deze nu eenmaal rockstable zijn.

[hardwareaddict]

De grootste bedrijven zijn nu ook gestart om dual/quad opteron systemen te ondersteunen. Supermicro is een kleintje hoor.

De belangrijkste reden waarom de dual opterons en quad opterons nog niet overheersen op de servermarkt zijn 5 redenen voor :
- voor 2000 euro kun je eigenlijk geen dual opteron
halen. Het is echt een highend dual. Reken echt
op boven de 3000. Je kunt daar wel een dual Xeon of dual K7 voor halen. Kortom het is niet echt supergoedkoop nog.
- windows XP64 is er wel in beta voor de opteron en het is zeer stabiel, maar geen release. Pas heel langzaam aan komen er drivers nu voor. 1 voor 1 letterlijk voor highend producten
- de verkoop van grote marktpartijen die massaal servers verkopen is eigenlijk pas begonnen
- het begint pas heel langzaam door te dringen hoe snel die opteron wel niet is en dat AMD directeur beloofd heeft publiekelijk dat de dual cores in 2005 pincompatible zijn met de huidige opterons.
- in de highend moet je je eerst dubbel en dwars bewijzen voor je doorbreekt.

Er is nog niet lang een Sun pretpakket uitgebracht op de servermarkt (Sun=de grootste op de servermarkt) dat werkt voor dual opteron. Zulke oplossingen zullen zich uitgebreid moeten bewijzen voor het ook massaal verkoopt.

[smartsys]

Mee eens. Supermicro is superstabiel en bouwt hele stoere degelijke server behuizingen en systemborden.
Supermicro heeft overigens wel AMD gehad, maar is daar om een of andere reden heel snel weer mee gestopt.
Zij waren na Newisys de eerste die een 1U Dual Opteron konden leveren, maar toen ik zo'n ding wilde kopen hadden ze de Opteron vervangen door een Itanium. Nu heb ik dus maar een dual Xeon aangeschaft met 4 S-ATA schijven en was ik voor 2000 euro incl. software (OS/Backup/Anti-Virus voor 5 gebruikers) klaar. en dat bevalt ook. Helemaal als je nagaat dat een vergelijkbaar systeem van HP alleen al voor de hardware 2000 euro moest gaan kosten en daar komt de software dan nog bij. Ok ok, een HP DL380G3 heeft wél SCSI schijven, maar een klein netwerk met 5 gebruikers heeft geen brute performance nodig. 4 schijven. WD Raptor 36GB en 74GB geconfigureerd in 2 RAID 1 sets op een Adaptec 2810SA S-ATA Raid controleer is ook snel en ook betrouwbaar.

[Olaf van der Spek]

Rondom lopen de bedradingslijntjes voor de DDR geheugeninterface, die iedere core zijn eigen 128-bits interface lijken te kunnen bieden.

Dan is een die dus quad-channel. Dat levert wel een gigantische bandbreedte op, maar maakt dat het moederbord ontwerp niet wat TE complex?

[FireWood]

Waar zijn de extra pinnen op de socket dan die naar het geheugen moeten gaan?

[Verwijderd]

deze extra pinnen zijn er niet. misschien dat er (weer) een nieuw socket formaat komt voor amd? een formaat naast 754 en 940 pins? wie zal het zeggen.

voorlopig lijkt me echter het meest waarschijnlijk dat de dual core opteron met 1 memorycontroller en elke core een eigen 2nd level cache wordt uitgevoerd.

de dual core opteron heeft dus slechts 1 memorycontroller en 3 hyperthreading links. de cores delen de geheugentoegang en de hypertransportbus.

de totale NUMA geheugen bandbreedte van een dual single core opteron mobo (nu te krijgen) zal dus dubbel zo hoog blijven als de dual core opterons die amd volgens de roadmap in 2005 op de markt zal brengen.

waarom dan dual cores? energiebesparing en prijsreduktie tov dual mobo's.

edit:


single memorycontroller bevestigd door AMD :

[quote]
"AMD's dual-core server processors will share a single memory controller, Weber said. This won't create a bottleneck because a server with two Opteron chips, and therefore two memory controllers, already has more than enough memory bandwidth required to run that system, he said."
[/quote]

[quote]
The dual-core chips will work with current socket technology in motherboards that are rated for the specifications of the dual-core chips, Weber said. A BIOS change will be required, but otherwise the chips will work in the same sockets as single-core Opterons, he said.
[/quote]

http://www.infoworld.com/article/04/06/14/HNamddual_1.html

[Verwijderd]

AMD's Dirk Meyer voegt daaraan toe dat AMD64-processors al van meet af aan werden ontworpen met multi-coreprocessors in het achterhoofd.

Lijkt me dus dat ze dan meteen de pinnetjes derbij hebben gerekened dus mijn gok is dat ze eerst uitkomen op socket 940 en iets later naar socket 939

[GH45T]

1...2...3...4...5...even verder...936...937...938...939...

Lijke me meer dan genoeg 939 pinnetjes onder een processor of niet dan ik denk gewoon dat amd dit al een hele tijd in de planning heeft staan. Ik denk ook dat juist dat de reden is geweest om alweer over te stappen van 754 naar 939. Ik denk dus dat dat wel los gaat lopen

edit:
nah overbodig? Oke dan; ik denk echt niet dat amd over een jaar weer een nieuwe socket uitbrengt maarja als jullie er anders over denken stamp me de grond maar in

[Verwijderd]

Waarom?
De 800Mhz van Intel is toch ook niets anders dan een quad? 4x200Mhz? 4 stromen per cycle?

[Olaf van der Spek]

De 800Mhz van Intel is toch ook niets anders dan een quad? 4x200Mhz? 4 stromen per cycle?

Nee, dat is een quad-pumped bus, geen quad-channel (256-bit) bus.

[Verwijderd]

lijkt me niet.
Elke core/CPU krijgt dan gewoon 2 geheugenbanken toegewezen.

Momenteel heeft elke core 4 geheugenbanken in het ideale geval.

of zouden ze meer dan 4 geheugenbanken per fysieke CPU gaan doen?

Processor1 Processor2
-core1: 2 )IMM -core1: 2 )IMM
-core2: 2 )IMM -core2: 2 )IMM

ben benieuwd of en hoe dat dan zou gaan werken met huidige moederborden.
Blijkbaar splitsen ze dan de geheugencontroller ofzo?

in plaats van een core 4 geheugenbanken te laten aansturen een core dan nog maar 2 geheugenbanken te laten aansturen.

[Verwijderd]

Wat me opvalt aan die roadmap is dat AMD in de 2e helft van 2005 nog steeds de gewone Athlon wil produceren
Rare beslissing, de rek is nu toch wel zo'n beetje uit SocketA... Die houden het gewoon echt niet meer bij.

[airliner]

het gaat om de socket 754 athlon xp
het grote verschil is natuurlijk dat de athlon xp 32bit is en de athlon64 (de naam zegt het al) 64bit is, zo houden ze nog beide markten.
Ook zal de xp volgens 'geruchten' de duron gaan vervangen, wat ook weer markt behoudt is.

[Verwijderd]

Duron wordt al vervangen. Nieuws van 4 dagen terug:: http://www.tweakers.net/nieuws/32870/?highlight=amd+duron .Het wordt de Sempron...

[Countess]

waar zie je athlon XP's in de 2de helf 2005
ik zie ze niet eens meer in de 2de helft van dit jaar.
of ik (of jij) lees de roadmap helemaal verkeerd natuurlijk.

edit : ok ik las het verkeerd.
maar het zijn geen athlon XP cores meer (thoroughbred of barton) maar iets wat gehandicapte K8 cores, zonder 64bit.

[DannyXP1600]

maar athlon 64 proc's konden toch al als 2x32 bits ingezet worden? Oftewel net zoiets als hyperthreading van de P4, of heb ik dit nu mis? Zou wel vet zijn als je dan een dual core hebt die op 4x32 bits kan werken... Want zolang nog niet alles 64 bits is, is het ook niet echt sneller en kun je beter 4x32 bits hebben lijkt me...

[Verwijderd]

... Tegen de tijd dat die dual core er is is een heel groot deel van de software ook wel 64 bit hoor..

[boner]

Zo te zien zijn het eigenlijk twee complete chips met wat glue op een enorme die. Oftewel, men moet het productie proces wel enorm onder de knie hebben om een beetje acceptabele yield te halen. De kans op uitval is nu wel enorm groot.

Of ze kunnen wel de 'holland' versie uitbrengen. Gewoon de kapotte helft uit zetten en als een 'normale' single core chip verkopen.