Aankondiging HyperTransport 2.0 op 9 februari

Een woordvoerder van het HyperTransport Consortium, een samenwerkingsverband van onder andere IBM, AMD en Apple, heeft laten weten dat op 9 februari, aanstaande maandag, versie 2.0 van de HyperTransport-standaard gepresenteerd zal worden. De nieuwe versie zou 75 procent sneller kunnen zijn dan de eerste specificatie en er is ondersteuning aanwezig voor PCI Express. Een 32-bit-processor die gebruikmaakt van de nieuwe standaard zal 20GB aan data per seconde kunnen verwerken. Op dit moment ligt dit maximum nog een stuk lager, namelijk op 12,8GB. De stuwende kracht achter HyperTransport is AMD. Het bedrijf heeft de technologie onder andere in de Opteron-CPU en een aantal 64-bit-Athlon-processors verwerkt.

Reacties (23)

[Luxx]

Ik snap niet helemaal waarom Intels 3GIO wordt aangehaald. Als je ook maar even op de gebruikte link klikt, zie je direct dat 3GIO een andere naam voor PCI-express is. Volgens mij gaat Hypertransport en PCI-express prima samen in toekomstige computers. Intel heeft iig andere technieken voor de communicatie tussen processoren en de northbridge (weet de naam even niet, komt iig neer op FSB).

[apa]

Eigenlijk overlappen beide specificaties elkaar wel redelijk fel... Maar het is de positionering van beiden die betekent dat beiden eigenlijk niet om dezelfde markt concurreren.

HyperTransport wordt gepositioneerd als een inter-chip communicatie-protocol terwijl PCI-Express een protocol voor peripheral interconnect is. Er zijn in de beginperiode van HyperTransport wel een aantal proof-of-concepts verschenen van insteekkaarten die rechtstreeks verbonden worden via HyperTransport, maar sindsdien heb ik daar niets meer van gehoord.

Maar HyperTransport kan voor veel meer gebruikt worden dan als verbinding tussen CPU en northbridge hoor: ondermeer 3COM en Cisco gebruiken de technologie voor communicatie tussen verschillende chips in hun netwerkapparatuur...

edit:
aanvulling

[ThorX]

Klopt. PCI Express is de commerciële naam voor wat eerst 3GOI genoemd werd toen het nog in ontwikkeling was bij een team van (voornamelijk) Intel mensen. Toen de specificatie klaar was is 3GOI overgedragen aan de PCI Special Interest Group (PCI-SIG). Dit is de organisatie die de PCI, PCI-X en aanverwante standaarden beheert en promoot. 3GOI werd aan hen overgedragen om het een open en algemeen gebruikte standaard te kunnen laten worden, ter vervanging van PCI(-X) dus. Bij die overdracht is PCI Express als commerciële naam gekozen.

Het lijkt me inderdaad evident dat Hypertransport geen concurrent voor PCI Express is (en ook omgekeerd niet). Hypertransport zou misschien wel als een peripherial-bus kunnen gebruikt worden maar het wordt zo niet gepositioneerd op de markt (en er zijn geen dergelijke implementaties).

[MacWolf]

Naast AMD en Nvidia maakt Apple ook actief gebruik van HyperTransport, het is te hopen dat de volgende generatie G5's gebruik maakt van deze nieuwe versie.

http://www.apple.com/powermac/architecture.html (zie: High-performance I/O)

[lucid]

Volgens het artikel weinig soeps voor je desktop
En erg duidelijk over de feitelijke introductie is het ook niet. Maar ja, standaarden

[Verwijderd]

Dat is niet waar, hierdoor juist is er een zeer snelle verbinding mogelijk tussen je chipset en je processor.

Op de Athlon 64/FX /Opteron niet tussen de CPU en de geheugen controller, want deze zit al geintergreerd in je prcosessor.

[_Thanatos_]

Een NOG snellere verbinding tussen CPU en chipset is nutteloos. Zeker 20GBps is veel te veel (en kost dus onnodig geld). Het geheugen kan toch nooit zoveel data heen en weer pompen. En gezien de geheugencontroller bij de AMD64 chips ingebakken zit, lijkt me de snelheid van CPU naar chipset niet zoooo belangrijk meer. Het moet snel zijn, maar 20GBps is wat over de top.

Nee, ook voor een videokaart is dat onzin. En nee, RAID's halen het ook niet

[Verwijderd]

Hypertransport wordt niet alleen gebruikt voor de communicatie tussen CPU en chipset. CPU rechstreeks met geheugen is een voorbeeld van een Hypertransport connectie. En dat je nu denkt dat 20 GBps te langzaam is natuurlijk in IT land al achterhaald zodra je het ingetypt hebt.

[Olaf van der Spek]

CPU <-> RAM is DDR SDRAM, daar komt geen HT aan te pas volgens mij.

[Ritch]

wat dacht je van verbindingen tussen cpu's in smp opstellingen? daarom juist in opterons!

[SpaceDok]

Ik kan niet echt uit het artikel halen of dit ook voor m'n beide lieve AMD Athlon's MP2000+ scheelt.

Volgens mij ondersteunt m'n Tyan Tiger MPX S2466N-4M (BIOS V4.06) HT1.4. Zou een BIOS update dan HT2.0 kunnen bieden?

Als ik nu dingen door elkaar gooi hoor ik dat graag.

[Vorlon]

Hypertransport is alleen voor Athlon 64 en Opteron cpu's. Dat is bij deze cpu's de vervanger van de EV6 frontsidebus die bij de Athlon (incl. MP en XP) gebruikt wordt.

[Puppetmaster]

nah, hypertransport is gewoon een snelle communicatie standaard tussen chips. zo gebruikt Nvidia het ook voor de link tussen hun North en South bridge in de Nforce chipsets (zowel 1 als 2).

is dachtik ooit begonnen als LDT van AMD, waarna ze het open hebben gegeven om meer support te krijgen...

[Skaah]

offtopic:
Wat zijn dan die twee chips in mijn SN41G2? Ik zie duidelijk een NB (met IGP) en een SB. Je bent in de war met de nForce 3 en de (meeste) andere AMD64 chipsets.

[Verwijderd]

Ehm, Nforce heeft geen North/south bridge architectuur!

[Rone]

Dat zou inderdaad leuk zijn voor de huidige moederbord/cpu-combinaties, maar ik denk dat het niet zo gemakkelijk zal zijn.

Naar mijn idee is dit puur een hardware 'update', aangezien het me in eerste instantie vreemd lijkt dat men door een simpele BIOS update 8,2GB per seconde meer aan data kan wegduwen.

Mijn gedachte gaat meer uit naar bredere bussen en dergelijke.

[Anton]

Je haalt idd een paar dingen door elkaar. Jouw moederbord ondersteunt MPS 1.4, dat staat voor Multi Processor Specificatie. Een standaard voor meerdere processoren in je systeempje dus De vorige versie daarvan was volgens mij 1.1, die optie heb je waarschijnlijk ook in je bios. Maar 1.4 is al tijden de standaard hiervoor en wordt sinds de tijd van Windows NT4 ondersteund geloof ik.

[remsie]

Ik denk dat jij je vergist met mp 1.4 ( multi processor specification was het geloof ik ) wat temaken heeft met de samenwerking van de cpu's in een smp systeem. Dat is dus wat anders dan hyper transport. ( ik kan me ook vergissen )

edit: Anton was me voor

[wvdburgt]

dan zou mijn radeon eindelijk zijn echte kracht laten zien aangezien die rond de 20 gig per sec wil overpompen

[Verwijderd]

Hyper Transport zorgt er overigens ook voor dat smp opstellingen beter schalen. Het is een goede ontwikkeling dat AMD deze standaard vrij geeft zodat meer fabrikanten er gebruik van kunnen maken. Nu ze dit doen kan Intel er straks waarschijnlijk ook niet meer omheen!

[Verwijderd]

Doe dan radicaal en gooi al die 32 bit zooi e

als je radicaal wilt doen, dan zou je het hele CISC eruit gooien. als vanaf scratch zou beginnen. Dan zouden CPU heel anders werken

[10011]

Hoor ik daar Itanium in de verte?

From scratch staat gelijk aan veel tijd en doe je alleen als dat echt nodig is.

Onze beschaving is ook niet from scratch die is vorotgebouwd op de romeinen.

[SPee]

Een 32-bit-processor die gebruikmaakt van de nieuwe standaard

Waarom een 32 bit processor
Ze gaan toch naar 64 bit toe? Dus als de processor 64 bit aankan, ga je toch nog 32 bit gebruiken

Doe dan radicaal en gooi al die 32 bit zooi eruit