Vandaag onthulde Rambus details over haar volgende generatie geheugen technologie, met de codenaam Yellowstone. Dit gebeurde tijdens het lopende Rambus Developer Forum 2001, zo meldt Tom's Hardware. Yellowstone zou het huidige RDRAM op moeten gaan volgen en daarmee de volgende steen zijn die Rambus in de vijver van geheugenreepjes gaat gooien. Rambus belooft een werksnelheid van 3,2GHz, oplopend naar 6,4GHz volgens hun roadmap. Het nieuwe geheugen ondersteunt 4-laags PCB's, PBGA packages en standaard DRAM cores. Kosten kunnen verder laag gehouden worden door een lagere pin count en het overbodig maken van externe termination resistors. Yellowstone krijgt met Octal Data Rate (ODR) de mogelijkheid om 8 bits per kloktik te versturen:
Also of note, Yellowstone has another acronym happy technology, ultra low voltage Differential Rambus Signaling Levels (DRSL), set at 1.2V with a 200mV swing, on-chip termination, and bi-directional signaling, to give it a jump on its competition as we transition to the 10 GHz processor era in the next three years.
The first Yellowstone test chip, a 0.13 micron design, is a fully functional DRAM PLL, but we may see this technology first in the next generation PlayStation system, PS3, using 0.10 micron technology. The ultra high-bandwidth suggests that Sony may be looking at HDTV resolutions, and greater networking integration in its future systems, and even though Rambus PC1200 is not even shipping yet, Yellowstone should be filtering into the desktop PC by 2004.
![]() |
Lees hier de press-release van Rambus en hier het PDF-document dat op het RDF besproken werd.