Hitachi wordt lid van QDR SRAM consortium

De EE Times schrijft dat ook Hitachi lid is geworden van het QDR SRAM consortium. Hiermee komt het totaal aantal leden op zes; Cypress, IDT, Micron, NEC and Samsung waren al lid. Het doel van het consortium is het ontwikkelen van QDR geheugen. Momenteel ligt de specificatie van het QDR geheugen op 250-333MHz, maar er wordt al gewerkt aan QDR-2 en QDR-3. De eerste QDR-2 chips zullen marktklaar zijn in 2003 en op meer dan 400MHz lopen. Een jaartje later komt QDR-3 wat de 500MHz grens zal passeren :

SAN MATEO, Calif. — Hitachi Ltd. intends to join the Quad Data Rate (QDR) SRAM camp, making it the sixth major SRAM vendor to support the high-speed memory standard. Meanwhile, the QDR group said it is evaluating a next-generation specification that will rev clock speeds past 500 MHz.

[...] Meanwhile, the QDR consortium is expected to soon announce a plan to push device speed past 400 MHz using an extension of the current HSTL I/O. The existing QDR specification is now at 250 MHz, and tops out at 333 MHz. The first QDR-2 devices should hit the market in 2003.

Beyond that, the group is considering ways to take the QDR standard past 500 MHz by adopting a new I/O. The consortium is now looking at three interfaces, one of which is the widely used low-voltage differential-signaling interface. QDR-3 should be ready for production by 2004, the group said.

Met dank aan GP500 voor het insturen van dit nieuws!

Reacties (15)

[Verwijderd]

hoe werkt QDR eigenlijk? Bij DDR word gewoon zowel bij opgaand als bij neergaand kloksignaal data verzonden, maar daar tussenin data verzenden lijkt me lastig.

[Crack]

Kijk eens op http://www.qdrsram.com/ voor info over het QDR SRAM consortium.
Ze hebben een uitgebreide beschrijving van QDR in een .pdf-file.

Een speciaal artikel over de werking van QDR staat hier.

[Verwijderd]

mischien op die zoals met die clockloze proccessoren....

naja dan zouden normale er geen comunicatie mee kunnen hebben......

mischien net als de cache ? met de cachebus ?

1 gig aan cache voor de cpu lijkt me wel wat

[lairnoc]

een sterke aliantie is een goede stap in standarisatie !!

[Verwijderd]

En hopen dat ze niet met claims naar elkaar gaan gooien

[roelio]

betekent een QDR van 250MHz een FSB van 62.5MHz, of zie ik dat verkeerd ?

(vanwege 266 DDR = 133 FSB)

[Crack]

The QDR architecture allows the designer to reach these speeds without the possibility of bus contention occurring.
QDR SRAMs do not require a common bus to be turned around because there are separate data buses for reads and writes. QDR SRAMs also differ from current architectures by utilizing a unique type of double data rate (DDR) architecture on two ports (hence "Quad Data Rate") to increase system bandwidth.

bron

Het verschil met DDR is, dat daar sprake is van een gemeenschappelijke in/out-bus, terwijl die bij QDR gescheiden zijn.
De verschillen zijn als volgt:
QDR (2- of 4-word burst)
-Gescheiden D(in) en Q(out) bussen
-Gescheiden/concurrerende READ and WRITE ports
DDR (2- of 4-word burst)
-Gemeenschappelijke DQ-bus
-Gemeenschappelijke R/W-bus
DDR Separate I/O (2-word burst)
-Gescheiden D en Q bussen
-Gescheiden 'niet-cuncurrerende' READ and WRITE ports

[mhzeater]

Ik denk toch dat 250 Mhz de FSB is

[ReseT]

Wat is het verschill tussen RIMM en QDR? die dingen draaien toch allebei op een 400Mhz bus.
Of heb ik het helemaal verkeerd? Enlighten me

[bobsnl]

RDRAM (RIMM) werkt heel anders. Het is tevens gewoon SDR. Bovendien is het serieel en SDRAM parallel. DDR heeft effectief 2-voudige snelheid en QDR 4-voudig.
Wel kan RDRAM (en SDRAM trouwens ook) dual-channel zijn, zoals bij de i850 voor RDRAM en de nForce (voor DDR-SDRAM).

Overigens, RDRAM is 800 MHz voor PC800-modules.

[Verwijderd]

Je haalt een paar dingen doorelkaar. (Net zoals nog wel meer mensen hier denk ik)
Het gaat hier niet over SDRAM (zoals iedereen in grote mate in zijn computertje heeft zitten) maar over SRAM.

This architecture is aimed at the next generation of switches and routers that operate at data rates above 200 MHz. QDR SRAMs are designed to greatly increase memory bandwidth compared to existing SRAM solutions.

Het gaat dus over Static Ram en niet over (synchonious) Dynamic Ram. Het is dus niet bedoelt om intern geheugen sneller te laten lopen maar vooral voor het geheugen in Routers/Switches en misschien ook wel in processors.

Hopelijk is dit misverstandje nu de wereld uit

[MM]

250Mhz wat? 250Mhz, 250MhzDDR of 250MhzQDR?

250:1=250
250:2=125
250:4=67,5

Net als bij de PIV, die loopt eigenlijk ook maar op 100Mhz...

<font color=#786562>* MM(stefana3a) denkt 125M echte hertzen</font>

[Luxx]

Ik denk idd dat het dus een FBS van 67.5 MHz betekend. Zo slecht is dat trouwens neit hoor, voor een nieuwe standaard. SDRAM is ook bij 66.6 Mhz begonnen

[456]

Waarom moet alles een nieuwe standaard worden? Ik krijg nu het idee, dat, 2003 is eerder dan je denkt, nu al het DDR wordt uitgerangeerd.
Zit DDR nu al aan zijn eind? (al was het maar onderzoektechnisch gezien)
Wat zijn de verschillen tussen ddr/qdr, buiten de snelheid?

[onno2]

Het is erg belangrijk dat deze standaarden back ( en misschien forward) compatible zijn... laten we hopen...
Ik vind niet erg dat je verschillende soorten QDR bijvoorbeeld QDR1 en QDR3, NIET door elkaar kan mixen op 1 mobo, maar aangezien QDR1, 2, 3 en zelfs 4 erg snel elkaar volgen is dit erg belangrijk voor de moederbord makers en voor mensen die wellis een reepje RAM bijkopen bij een salarisopslag