Intel ontwikkelt 'quad-pump' processor bus

EBN Online heeft een interessant artikel gepost over de nieuwe bus die Intel in ontwikkeling heeft voor de Foster (Xeon versie van Willamette) en McKinley (opvolger van Itanium) processors. Deze nieuwe bus draait op (slechts) 100MHz, maar haalt dankzij 'quad pumping' een datarate van 400Mhz. Wat dat quad pumping precies in mag houden is me niet helemaal duidelijk: het busje is 128-bit breed en maakt gebruik van double data rate technologie en dan kom je vergeleken met de huidige GTL+ bus inderdaad op een snelheidsverschil van een faktor 4.

Net als bij de huidige GTL+ bus wordt het buslijntje in multiprocessor configuraties gedeeld over alle processors, dit in tegenstelling tot de theoretisch veel snellere point-to-point EV6 bus van de Athlon en Alpha. Een point-to-point bus vereist meer signaallijnen, wat de produktie van moederborden met een dergelijke bus bemoeilijkt en duurder maakt.

De 'quad pumping' bus zal voor het eerste gebruikt worden in de Colusa chipset. Deze chipset zal ondersteuning bieden voor PC2100 DDR SDRAM:

Intel Corp. is developing a new "quad-pumped" processor bus that is expected to reach a clock speed of 400 MHz when running in Intel's next-generation Foster and McKinley server microprocessors, according to industry sources.

[...] McKinley will debut next year as the full-production version of Intel's IA-64 architecture, after Itanium, which was formerly known as the Merced processor, is rolled out late this year. The new 128-bit bus will have double the width of Intel's highest current processor FSB, sources said.

The platform's basic bus speed will be 100 MHz, which actually is slower than Intel's 133-MHz FSB for the Pentium III. However, Intel will use new technology called "double pumping" to achieve a 200-MHz speed on the bus line, or "quad pumping" to reach a clock speed of 400 MHz, sources close to the company's development efforts said. The technique either doubles or quadruples the number of instructions issued at any one time, effectively allowing two or four times the total data speed on the line.

[...] Intel is dovetailing its pumping technique with its multiprocessor-server architecture, which will connect up to four Foster or McKinley chips on a common bus line. Sources said the common bus will handle instructions concurrently from up to four processors without one of the chips waiting for execution of its instruction and creating delays on the bus line.