Chip Architect heeft een vervolg geplaatst op de eerdere analyse van de Prescott-core. In het vorige artikel werd al duidelijk dat Intel veel meer met de Pentium 4 core doet dan simpelweg verkleinen en hoger klokken. Er zijn al meer dan genoeg aanwijzingen om aan te nemen dat Prescott op gelijke kloksnelheid beter presteert dan Northwood, en dat er zelfs nog ruimte is voor toekomstige verbetering van de IPC. Nu is er echter nog reden aan de lijst toe te voegen, die meteen verklaart waar de mysterieuze tweede Rapid Execution Engine die werd gespot op de plaatjes voor dient. Dit heeft namelijk alles te maken met het verbeteren van HyperThreading.
De x86-instructieset met al zijn uitbreidingen is enorm en de opdrachten kennen geen vaste lengte. Dat werkt natuurlijk niet erg handig, dus intern werkt een processor met een veel kleinere subset. Iedere instructie wordt gedecodeerd in één of meer van deze zogenaamde µOps. Een logisch gevolg van HyperThreading-technologie is dat er meer van deze 'micro-operations' tegelijkertijd uitgevoerd moeten worden. Dat uitvoeren gebeurt echter niet serieel maar zo efficiënt mogelijk, en dat betekent in de praktijk zoveel mogelijk tegelijk, ook al moet het kriskras door elkaar. Je snapt dat het een heel gedoe is om ervoor te zorgen dat iedere opdracht de juiste invoer krijgt, en het resultaat op de goede plek terug wordt gezet. De Register Alias Table (RAT) speelt daarbij een belangrijke rol.

In Northwood biedt deze tabel plaats aan 126 µOps, en met HyperThreading wordt dat dus beperkt tot 63 per thread. Aan de hand van de foto van de nieuwe core heeft Hans de Vries echter met redelijke zekerheid vastgesteld dat Prescott met 256µOps tegelijk om kan gaan, oftewel 128 per thread. Tevens zegt hij dat het zeer waarschijnlijk is dat iedere thread zijn eigen Rapid Execution Engine toegewezen krijgt. Niet alleen krijgen de individuele threads dus meer ademruimte, maar ook nog extra rekenkracht. Het prestatievoordeel dat met HyperThreading behaald kan worden zou door deze verbeteringen moeten stijgen - met name in integerapplicaties.
Behalve voor het verbeteren van HyperThreading met twee threads is de infrastructuur van Prescott ook klaar voor HyperThreading met vier threads tegelijk. Eén fysieke processor zou zich dus aan het operating systeem kunnen presenteren als een quad-configuratie. Natuurlijk zijn de prestaties daar dan niet meteen naar, maar voor bepaalde toepassingen zou het toch erg interessant zijn hier gebruik van te maken. Voorspeld wordt dan ook dat Intel 4-way HyperThreading in de desktopversie van Prescott uit laat staan. De serverversie - de 0,09 micron Xeon met codenaam Nocona - zou echter goed gebruikt kunnen worden als testvehikel voor de technologie.
