Uitgebreide details over AMD's 0,13 micron process

Chip Architect heeft uitgebreide informatie gepost over het HiP7 process, dat AMD samen met Motorola heeft ontwikkeld om 0,13µm processors te bakken. De specs van HiP7 zien er een stuk beter uit dan die van Intels 0,13 micron P860 procédé. De Sillicon-On-Insulator technologie die AMD gebruikt zou het bedrijf een snelheids-voordeel van 30% aan rauwe MHz-en moeten geven. Een ander voordeel van HiP7 is dat er processors met negen lagen gemaakt kunnen worden, tegenover de zes lagen van Intels methode. Het grote nadeel is echter dat het nog wel een tijdje kan duren voor de techniek ook daadwerkelijk in gebruik wordt genomen:

The bad news is that the transition to 130 nm it's still a while away. Surprisingly little is know what AMD's plans with the Palomino core are until then. There have been a number of road-map changes lately. The Mustang with it's big cache has disappeared and the 1.5 Ghz Palomino version has been delayed from January 2001 to Q2 2001. It looks that AMD has recently made it's mind up about what it is going to do in the mean time. It may be that 130 nm production with 248 nm KrF laser scanners did not turn out to be reliable enough to reach sufficient high yields.

A remark was made that at AMD analyst meeting that it may use 193 nm ArF scanners for some parts of it's 130 nm process although the HiP7 presentation still mentions 248 nm for all layers. (Only the most critical layers need the latest equipment) The recent revelation of the SOI version of Motorola's G4+ codenamed Apollo in HIP6 (180 nm) opens the possibility of an SOI variant of the 180 nm Palomino which would increase performance by 25% or so and or reduce power consumption for mobile versions. The Mustang with up to 1 Megabyte of cache may be considered simply to big for an 180 nm process and AMD may wait for Big Cache processors until the 130 nm Hammer family.

Klik hier voor het vrij pittige verhaal. Thermo, bedankt voor je submit.

Reacties (17)

[Anoniem: 6667]

Het grote nadeel is echter dat het nog wel een tijdje kan duren voor de techniek ook daadwerkelijk in gebruik wordt genomen:

... en dat Intel tegen die tijd wel weer een nieuw productieproces klaar kan hebben dat het systeem van AMD/Motorola weer overtreft. In mijn ogen mag de journalistiek wel iets onafhankelijker worden gebracht.

(Troll, Flaimbait, Inzichtvol? Geen idee)

[Verwijderd]

dat lijkt me niet wnat het Intel P860 procede is intels aankomende procede en zal eind Q3 "01 of rond die tijd uitkomen. de kans dat ze alsnog P860 cancellen is 0. Dus AMD heeft een voordeel op hun 0.13µ proces, maar ze zullen moeten ofschieten want Intel kan waarschijnlijk eerder starten met hun proces

[TheGhostInc]

Intel ligt nu al iets voor met hun P4, hoewel het ding nog niet echt sneller is ligt er wel een nieuwe core, AMD werkt nu verder met een iets "oudere".
Amd kan deze boost dadelijk waarschijnlijk goed gebruiken om de concurentie aan te kunnen.


* 786562 TheGhostInc

[belal]

Nog wel even is denk ik vooral in "business" termen bekeken. Daar vind men het al lang duren als je 3 maanden doet over ingebruikname van zoiets als dit. Overigens heeft Intel (dacht ik tenminste) 0,13micron gepland staan voor Q3 2001, dus AMD heeft nog 9 maanden om het zaakje online te krijgen.

Ben benieuwd, komende HCC Dagen zijn in iedergeval nu al interessant


* 786562 belal

[The Flying Dutchman]

Waarom zouden ze met 266 Mhz fsb niet hoger kunnen dan 1662 Mhz???

Ze kunnen toch ook best de maximale multiplier factor omhoog gooien???

Is het al bekend wat de maximale multiplier van de nieuwe AMD760 chipset is???

[Anoniem: 13388]

Tuurlijk kan dat, maar is niet goed voor de performance, Ik hou 12,5 aan als maximum. 12,5 cycles is al te veel. Het liefst zie ik een 500Mhz FSB of meer.

ThaVinny: Nou je het zegt... hmmm zou wel kunnen ja, maar denk ik niet want op zulkse hoge snelheden is je geheugen bottleneck weer een probleem, Kijk maar naar de P4, dat is zinloos met DDR of 133Mhz SDRAM. Vandaar ook een snellere bus. Hoe hoger je multiplier des te minder IPC verwerkt kan worden.

Maar ik kan het allemaal wel mis hebben, daar niet van, leek mij een leuke theorie, omdat ik niet kan wachten op een snellere bus En nergens info kan vinden over AMD's volgende chipset revisies, heb oooit es iets gelezen dat het volgende 760 chipset 333Mhz aan zou moeten kunnen.

[Jasper Janssen]

Tuurlijk kan dat, maar is niet goed voor de performance, Ik hou 12,5 aan als maximum. 12,5 cycles is al te veel. Het liefst zie ik een 500Mhz FSB of meer.

En dat regel jij zo even?

In feite is de latency van de FSB niet ontzettend belangrijk. Moderne caching algorithmes (En cachegroottes, ging Palomino niet 512 kB krijgen?) zorgen voor een hitrate waardoor de invloed van de FSB latency en bandbreedte geminimaliseerd wordt.

[Anoniem: 13388]

Ja heel leuk, nou pak je alles wat je zelf al zegt en voeg daar een 500Mhz FSB aan toe.... Wedden dat je performance NOG wreeeeeeder wordt ???

ja of ja ???????

[GoGoHaRrY]

Grappig te weten dat ze al rekening hebben gehouden met de lasers. Dat als ze nog (iets) kleiner gaan niet meteen allemaal nieuwe lasers moeten aanschaffen.

Ook vind ik de aankondiging dat het slechts 3 maanden later wordt op tijd. Intel heeft hier en daar dingen slechts dagen voor de introductie uitgesteld.

Toch maar weer afwachten op al dat moois.... vo0r Thuis

[JumpStart]

... En om alles even letterlijk in het juiste perspectief te plaatsen: Wat je in het rechter plaatje ziet is dus de atoomstapeling van het kristallijne silicium.

The image on the right shows the individual atoms.

.

[Anoniem: 13388]

The recent revelation of the SOI version of Motorola's G4+ codenamed Apollo in HIP6 (180 nm) opens the possibility of an SOI variant of the 180 nm Palomino which would increase performance by 25% or so and or reduce power consumption for mobile versions.

Que ? Dus als de Palomino maximaal 1662Mhz kan halen op een 266Mhz bus (12,5 x 133 ) Betekent dit dat AMD 333Mhz FSB gaat introduceren volgend jaar.. om de palomino hoger te klokken ?? Zo ja zou wel strak zijn, want willen ze 2Ghz halen moeten ze wel de bus verhogen naar 333Mhz dan is 2075Mhz maximaal mogelijk op 18 micron (als je de 25% erbij telt die dit nieuwe techniek biedt. )
400Mhz FSB zou dan betekenen dat je maximaal 2500Mhz kan halen...

Wow het kan dus leuk gaan worden, tenminste Als AMD dit van plan is. Dat betekent dat ze zeker wel 2,5 a 3 Ghz kunnen halen op 13micron... maar ja dit is allemaal theorie, praktisch is het een heel ander verhaal natuurlijk, maar het is wel leuk om te weten dat AMD de bus volgend jaar MOET gaan verhogen van min. 266 naar 333, anders NO 2Ghz Athlons ! AMD is dus nog lang niet uitgespeeld....

[Verwijderd]

lijkt me eerder dat ze gewoon de multipliers remappen hoor! DDR is al nauwelijks te krijgen, dus snellere speeds zitten er nog ffies niet in. De laagst geclockde Palomino zal waarschijnlijk 1333Mhz zijn. multi van 10. als ze dan zo remappen dat die de plaats van bijv. de 6 op de huidige map inneemt dan kunnen ze weer stuk hoger. Misschien dat ze wat lagere speed als laagste waarde nemen(denk 900Mhz) aangezien dat de speed van Morgan zal zijn.

[Jasper Janssen]

Op dit moment zijn de multipliers gecodeerd in een 4 bits code, ofwel 16 waardes, die lopen van 5 t/m 12.5.

0000: 7
0001: 7.5
0010: 8
0011: 8.5
0100: 9
0101: 9.5
0110: 10
0111: 10.5
1000: 11
1001: 11.5
1010: 12
1011: 12.5
1100: 5
1101: 5.5
1110: 6
1111: 6.5


Palomino zou best eens de multiplier mappings van 5-6.5 kunnen remappen naar 13-14.5.

[Max|IA²]

mmmm..... zeer interessant!

(laat ik maar een keertje inloggen en reactie plaatsen, want dieper kan mijn karma niet zakken)

elke dag op tweakers.net, en koetje graast voor niets.

[DMT]

De specs van HiP7 zien er een stuk beter uit dan die van Intels 0,13 micron P860 procédé

Hehe, wat ziet er nou niet beter uit van AMD t.o.v. Intel.
Prijs, prestatie

[EfBe]

Allemaal leuk, maar zowel AMD als intel kopen de technologie in via de machines die de chips maken, en ontwikkelen die niet zelf.